本講義の基本的な情報

• 講義日：水曜日 3 or 4 限
• 担当：井口幸洋、宮島 敬明
• 取得単位数：2

教科書と参考書

• 教科書：トランジスタ技術 SPECIAL (スペシャル) 2006 年 07 月号
  
• 参考書 サイト：天野英晴 「計算機構成」 慶應義塾大学
• 参考書 サイト：中野浩嗣 「基礎から学ぶVerilog HDL & FPGA設計」 広島大学
• 参考サイト: 作ったVerilogファイルの回路図を出してくれるサービス：DigitalJS Online
  • $readmembで読みたいファイルを作ることはできなさそう。
  • メモリを使った回路を可視化したい場合は、以下のように$readmembをlogicに変更して、System Verilogとしてコンパイルすると良い。

    initial begin
        $readmemb("imem.dat", imem);
    end
    

    ↓

    reg [9:0] imem [0:9];
    integer i;
    initial begin
        for (i = 0; i < 9; i = i+1) imem[i] = i;
    end
    

ライセンス

Creative Commons — 表示 - 非営利 4.0 国際 — CC BY-NC 4.0